PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-335406

(43) Date of publication of application: 25.11.2004

(51)Int.CI.

H01J 11/02 H01J 11/00

(21)Application number: 2003-133106

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

12.05.2003

(72)Inventor: HASEGAWA KAZUYUKI

TAKADA YUSUKE


SHINDO KATSUTOSHI

(54) PLASMA DISPLAY PANEL

(57)Abstract:

PROBLEM TO BE SOLVED: To display an excellent image by improving the response of generation of discharge to an applied voltage and suppressing the delay of the discharge.

SOLUTION: A plasma display panel 21, comprising a front face plate 22 with a display electrode 26 composed of a scanning electrode 24 and a sustaining electrode 25; and a dielectric layer 27 to cover them, has a structure in which a whisker 27a is mixed into the dielectric layer 27. Accordingly, the electric field intensity due to the applied voltage is increased by a shape effect of the whisker 27a in the surface layer of the dielectric layer 27, it is considered that a quantity of electrons emitted toward a discharge space 35 is increased, and as a result, it is considered that the response of the generation of discharge to the applied voltage is improved.



LEGAL STATUS

[Date of request for examination]

27.01.2006

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

(19) 日本国特許庁(JP)

HO1J 11/00

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特**期2004-335406** (P2004-335406A)

(43) 公開日 平成16年11月25日(2004.11.25)

(51) Int.Cl.⁷
HO 1 J 11/02

FΙ

HO1J 11/02 THO1J 11/00

B K テーマコード (参考) 5CO4O

-

審査請求 未請求 請求項の数 7 OL (全 10 頁)

(21) 出願番号 (22) 出願日

特願2003-133106 (P2003-133106)

平成15年5月12日 (2003.5.12)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(74) 代理人 100097445

弁理士 岩橋 文雄

(74) 代理人 100103355

弁理士 坂口 智康

(74) 代理人 100109667

弁理士 内豚 浩樹

(72) 発明者 長谷川 和之

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

(72) 発明者 高田 祐助

大阪府門真市大字門真1006番地 松下

電器産業株式会社内

最終頁に続く

(54) 【発明の名称】プラズマディスプレイパネル


(57)【要約】

【課題】印加電圧に対する放電の発生の応答性を改善し、放電遅れを抑制することで、良好な画像の表示を可能とすることを目的とする。

【解決手段】走査電極24と維持電極25とからなる表示電極26と、それを覆う誘電体層27とを備える前面板22を有するプラズマディスプレイパネル21において、誘電体層27にウィスカー27aが混入された構成とする。

このことにより、誘電体層27表層において、印加電圧による電界強度がウィスカーの形状効果により大きくなり、放電空間35に向けて放出される電子の量が多くなるものと考えられ、その結果、印加電圧に対する放電の発生の応答性が改善されるものと考えられる

【選択図】 図1



30

【特許請求の範囲】

【請求項1】

走査電極と維持電極とからなる表示電極を覆う誘電体層を備えた前面板を有するプラズマ ディスプレイパネルにおいて、誘電体層にウィスカーが混入されていることを特徴とする プラズマディスプレイパネル。

【請求項2】

前記ウィスカーの混入量が、0.1重量%以上60重量%以下であることを特徴とする請求項1に記載のプラズマディスプレイパネル。

【請求項3】

前記ウィスカーの少なくとも一部が、前記誘電体層の表面から突出していることを特徴と 10 する請求項1または2に記載のプラズマディスプレイパネル。

【請求項4】

前記ウィスカーの形状が、針状、テトラポット状の中から選ばれる少なくとも一つであることを特徴とする請求項1から3のいずれかに記載のプラズマディスプレイパネル。

【請求項5】

前記ウィスカーの材質が、ZnO、TiO₂、SiC、Si₃ N₄、AIN、BN、TiCの中から選ばれる少なくとも一つであることを特徴とする請求項1から4のいずれかに記載のプラズマディスプレイパネル。

【請求項6】

前記誘電体層が多層構造であり、前記ウィスカーが、最表層の誘電体層にのみ混入されて 20 いることを特徴とする請求項1から5のいずれかに記載のプラズマディスプレイパネル。

【請求項7】 _{青求項1から6の}

請求項1から6のいずれかに記載のプラズマディスプレイパネルと、それを駆動するための駆動回路とを有するプラズマディスプレイ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、画像表示デバイスなどに用いるプラズマディスプレイパネル(PDP)、およびそれを用いたプラズマディスプレイ装置に関する。

[0002]

【従来の技術】

近年、双方向情報端末として大画面、壁掛けテレビへの期待が高まっており、PDPは、 自発光型で美しい画像表示ができ、大画面化が容易である等の理由から、その有力な候補 として注目されている。

[0003]

PDPは大別して、駆動的にはAC型とDC型とがあり、放電形式では面放電型と対向放電型とがあるが、高精細化、大画面化および構造の簡素性に伴う製造の簡便性から、現状では、3電極構造の面放電型のPDPが主流である。

[0004]

このPDPの一般的な構造を図9に示す。図9はPDPの概略構成を示す断面斜視図であ 40 る。

[0005]

PDP1の前面板2は、例えばフロートガラスのような、平滑で、透明且つ絶縁性の基板3上に、走査電極4と維持電極5とからなる表示電極6を複数形成し、そしてその表示電極6を覆うように誘電体層7を形成し、さらにその誘電体層7上にMgOからなる保護層8を形成することにより構成している。なお、走査電極4および維持電極5は、それぞれ放電電極となる透明電極4a、5aは電気的に接続されたCr/Cu/CrまたはAg等からなるバス電極4b、5bとから構成されている。

[0006]

また、背面板9は、例えばガラスのような絶縁性の基板10上に、アドレス電極11を複 50

数形成し、このアドレス電極11を覆うように誘電体層12を形成している。そしてこの 誘電体層12上の、アドレス電極11間に対応する位置には隔壁13を設けており、誘電 体層12の表面と隔壁13の側面にかけて蛍光体層14を設けた構造となっている。

[0007]

そして前面板1と背面板9とは、表示電極6とアドレス電極11とが直交するように放電空間15を挟んで対向して配置される。そして放電空間15には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンのうち、少なくとも1種類の希ガスが66500Pa(500Torr)程度の圧力で封入されており、隔壁13によって仕切られアドレス電極11と表示電極6である走査電極4および維持電極5との交差部が単位発光領域である放電セル16として動作する。

[0008]

このPDP1では、アドレス電極11、表示電極6に周期的な電圧を印加することによって放電を発生させ、この放電による紫外線を蛍光体層14に照射し可視光に変換させることにより、画像表示を行う。

[0009]

ここで、従来のPDP1においては、上述のように、主放電を行うための表示電極6が誘電体層7で覆われていることからメモリー駆動が可能な構成となっており、このことにより駆動電圧を低下させることが可能となっている。また、保護層8は、主放電の際に生じるイオン衝撃によって誘電体層7が変質し、駆動電圧が上昇してくることを抑制するためのものであり、一般的には上述のように酸化マグネシウム(MgO)などの、耐スパッタ 20性の高い物質が用いられている(例えば、非特許文献1参照)。

[0010]

【非特許文献1】

2001 FPDテクノロジー大全、株式会社 電子ジャーナル、2000年10月25日、P543

[0011]

【発明が解決しようとする課題】

ここで、テレビ映像を表示する場合には、1フィールド=1/60(s)内で全てのシーケンスを終了させる必要があるが、近年、表示画像の高精細化に伴い、走査線数が増加しているため、これに応えるには、アドレス電極11、表示電極6に印加する周期的な電圧 30のパルス幅は狭くして高速駆動を行なうことが必要となる。しかし、実際には、電圧のパルスの立ち上がりから遅れて放電が発生するという「放電遅れ」が存在するために、印加されたパルス幅内で放電が終了する確率が低くなり、この結果、本来、点灯さすべき放電セル16に対して行うアドレス放電が十分に出来ず、点灯不良となってしまう場合があった。ここで、放電遅れは、放電が開始される際にトリガーとなる初期電子が、保護層8から放電空間15中に放出されにくいことが、主要な要因として考えられる。

[0012]

本発明はこのような課題に鑑みてなされたもので、印加電圧に対する放電の発生の応答性を改善し、放電遅れを抑制することで、良好な画像の表示を可能とすることを目的とする

[0013].

【課題を解決するための手段】

上記目的を実現するために本発明のプラズマディスプレイパネルは、走査電極と維持電極とからなる表示電極を覆う誘電体層を備えた前面板を有するプラズマディスプレイパネルにおいて、誘電体層にウィスカーが混入されていることを特徴とするものである。

[0014]

また、上記目的を実現するために本発明のプラズマディスプレイ装置は、本発明のプラズマディスプレイパネルと、それを駆動するための駆動回路とを有するものである。

[0015]

【発明の実施の形態】

50

30

40

すなわち、本発明の請求項1に記載の発明は、走査電極と維持電極とからなる表示電極を 覆う誘電体層を備えた前面板を有するプラズマディスプレイパネルにおいて、誘電体層に ウィスカーが混入されていることを特徴とするプラズマディスプレイパネルである。

[0016]

また、請求項2に記載の発明は、請求項1に記載の発明において、前記ウィスカーの混入量が、0.1重量%以上60重量%以下であることを特徴とするものである。

[0017]

また、請求項3に記載の発明は、請求項1または2に記載の発明において、前記ウィスカーの少なくとも一部が、前記誘電体層の表面から突出していることを特徴とするものである。

[0018]

また、請求項4に記載の発明は、請求項1から3のいずれかに記載の発明において、前記 ウィスカーの形状が、針状、テトラポット状、メッシュ状の中から選ばれる少なくとも一 つであることを特徴とするものである。

[0019]

また、請求項5に記載の発明は、請求項1から4のいずれかに記載の発明において、前記ウィスカーの材質が、ZnO、TiO2、SiC、Si3N4、AIN、BN、TiCの中から選ばれる少なくとも一つであることを特徴とするものである。

[0020]

また、請求項6に記載の発明は、請求項1から5のいずれかに記載の発明において、前記 20 誘電体層が多層構造であり、前記ウィスカーが、最表層の誘電体層にのみ混入されていることを特徴とするものである。

[0021]

また、請求項7に記載の発明は、請求項1から6のいずれかに記載のプラズマディスプレイパネルと、それを駆動するための駆動回路とを有するプラズマディスプレイ装置である

[0022]

以下、本発明の一実施の形態について、図面を用いて説明する。

[0023]

図1は、本発明の一実施の形態によるPDPの概略構造を示す断面斜視図である。

[0024]

PDP21の前面板22は、例えばフロートガラスのような、平滑で、透明且つ絶縁性の基板23上に、走査電極24と維持電極25とからなる表示電極26を複数形成し、そしてその表示電極26を覆うように誘電体層27を形成し、さらにその誘電体層27上にMgOからなる保護層28を形成することにより構成している。なお、走査電極24および維持電極25は、それぞれ放電電極となる透明電極24a、25aおよびこの透明電極24a、25aに電気的に接続されたCr/Cu/CrまたはAg等からなるバス電極24b、25bとから構成されている。また、誘電体層27にはウィスカー27aが混入された構成となっている。

[0025]

また、背面板29は、例えばガラスのような絶縁性の基板30上に、アドレス電極31を複数形成し、このアドレス電極31を覆うように誘電体層32を形成している。そしてこの誘電体層32上の、アドレス電極31間に対応する位置には隔壁33を設けており、誘電体層32の表面と隔壁33の側面にかけて蛍光体層34を設けた構造となっている。

[0026]

そして前面板21と背面板29とは、表示電極26とアドレス電極31とが直交するように放電空間35を挟んで対向して配置されている。そして放電空間35には、放電ガスとして、ヘリウム、ネオン、アルゴン、キセノンのうち、少なくとも1種類の希ガスが66500Pa(500Torr)程度の圧力で封入されており、隔壁33によって仕切られアドレス電極31と表示電極26である走査電極24および維持電極25との交差部が単50

位発光領域となる放電セル36として動作する。

[0027]

このPDP21では、アドレス電極31、表示電極26に印加される周期的な電圧によって放電を発生させ、この放電による紫外線を蛍光体層34に照射して可視光に変換させることにより、画像表示を行う。

[0028]

次に、上述した構成のPDP21の駆動方法について説明する。図2は、PDP21と、PDP21を駆動するための駆動回路41とを有するプラズマディスプレイ装置100の概略構成を示すブロック図である。PDP21を駆動するための駆動回路41は、走査電極ドライバ42と維持電極ドライバ43とアドレス電極ドライバ44と、これらの動作を制御するコントローラ45を有している。そして、PDP21の駆動時には、点灯させようとする放電セル36の走査電極24とアドレス電極31との間にアドレス電圧を印加してアドレス放電を行った後に、走査電極24と維持電極25との間にパルス電圧を印加して維持放電を行う。そして、この放電セル36での放電に伴い紫外線が発光し、この紫外線が蛍光体層33(図1)で可視光に変換され、放電セル36が点灯する。

[0029]

ここで、PDPでは、一般的に、1フレームの映像を複数のサブフィールド(SF)に分割することによって階調表現をする方式が用いられている。そして、この方式では放電セル36中の放電ガスの放電を制御するために1SFを更に4つの期間に分割する。図3は、駆動回路41が出力する、上記プラズマディスプレイ装置100の駆動電圧の波形の、1SF中でのタイムチャートである。

[0.0.3.0]

図3に示す各期間について説明する。セットアップ期間 51は、放電を生じやすくするために、PDP 21(図1)内の全放電セル 36(図1)に均一に壁電荷を蓄積させるためのものである。また、アドレス期間 52では、点灯させる放電セル 36(図1)の書き込み放電を行なう。サステイン期間 53では、アドレス期間 52で書き込まれた放電セル 6(図1)を点灯させ、その点灯を維持させる。そしてイレース期間 54では、壁電荷を消去させることによって放電セル 36(図1)の点灯を停止させる。

[0031]

次に各期間での具体的な状態を、図1と図3とを用いて説明する。まずセットアップ期間 30 5 1 では、走査電極 2 4 にアドレス電極 3 1 および維持電極 2 5 よりも高い電圧を印加し、放電セル 3 6 内の放電ガスを放電させる。これによって発生した電荷はアドレス電極 3 1、走査電極 2 4 および維持電極 2 5 間の電位差を打ち消すように放電セル 3 6 の壁面に蓄積され、その結果、走査電極 2 4 付近の保護層 2 8 表面には、負の電荷が壁電荷として蓄積され、またアドレス電極 3 1 付近の蛍光体層 3 4 表面および維持電極 2 5 付近の保護層 2 8 表面には、正の電荷が壁電荷として蓄積されるものと考えられる。そしてこの壁電荷により、走査電極 2 4 とアドレス電極 3 1 との間、および走査電極 2 4 と維持電極 2 5 との間には所定の値の壁電位が生じるものと考えられる。

[0032]

次にアドレス期間52では、点灯させる放電セル36に対して、走査電極24にアドレス 電極31および維持電極25に比べ低い電圧を印加する。即ち、走査電極24とアドレス 電極31との間に、壁電位と同方向に電圧を印加するとともに、走査電極24と維持電極 25との間にも壁電位と同方向に電圧を印加することで、書き込み放電を生じさせる。そ の結果、蛍光体層34表面、保護層28表面には負の電荷が蓄積され、走査電極24付近 の保護層28表面には正の電荷が壁電荷として蓄積されるものと考えられる。そしてこの ことにより、維持電極25と走査電極24との間には、所定の値の壁電位が生じるものと 考えられる。ここで、走査電極24とアドレス電極31との間に電圧を印加してから、書 き込み放電が生じるまでの時間遅れが「放電遅れ」である。さらに、各走査電極24のア ドレス時間内に書き込み放電が起こらなかった場合は、それは「書き込みミス」であり、 この場合には、維持放電が生じず、画像表示上、ちらつきとなって現れてくる。ここで、50 更なる高精細化が進んだ場合、各走査電極24に割り当てられるアドレス時間をさらに短くすることが必要となるため、書き込みミスが生じる確率がさらに高くなる。

[0033]

サステイン期間53では、走査電極24に維持電極25に比べ高い電圧を印加する。即ち、維持電極25と走査電極24との間に、壁電位と同方向に電圧を印加することにより、維持放電を生じさせる。その結果、放電セル36の点灯を開始させることができる。そして、維持電極25と走査電極24とに交互に極性が入れ替わるように電圧パルスを印加することで、断続的にパルス発光させることができる。

[0034]

イレース期間54では、幅の狭い消去パルスを維持電極25に印加することで不完全な放 10電を発生させ壁電荷を消滅させることで放電の消去を行う。

[0035]

ここで、上述のような「放電遅れ」や「書き込みミス」は、放電が開始される際にトリガーとなる初期電子が、保護層28から放電空間35に放出されにくいことが主原因であると考えられるが、本発明の一実施の形態によるPDP21によれば、誘電体層27にウィスカー27aが混入された構成であることから、誘電体層27中において、ウィスカー27aの形状効果による電界集中が発生し、このことにより、印加電圧による電界強度が大きくなり、放電空間35に向けて放出される電子の量が多くなることが考えられる。その結果、トリガーとなる初期電子が放出されやすくなり、放電遅れや書き込みミスが抑制されるものと考えられる。

[0036]

上述した本発明の一実施の形態によるPDPの効果を確認するために、本発明者らが行った検討結果を以下に示す。

[0037]

ウィスカー27aの混入量が異なる誘電体層27を有するPDP21を作製し、それぞれのPDP21に対し、アドレス期間において、走査電極24とアドレス電極31との間に電圧を印加してから放電が起こるまでの時間差である「放電遅れ」を測定した。

[0038]

具体的には、放電発光のピークを示した時間を放電が起きた時間とし、その遅れ時間を100回測定し、それを平均化した。

[0039]

また、誘電体層 2 7 の形成方法としては、酸化鉛(PbO)または酸化ビスマス(Bi_2O_3)または酸化燐(PO_4)を主成分(PbO)7 0 重量%、酸化硼素(B_2O_3)15 重量%、酸化珪素(SiO_2)15 重量%)とするペースト状態の低融点ガラス材料に、ウィスカー 2 7 a を混入し、これをダイコート法によって厚み 2 0 μ m \sim 5 0 μ m に形成し、その後、低融点ガラス材料における通常の条件で乾燥、焼成することで形成した。低融点ガラス材料に混入するウィスカー 2 7 a の量は、0 重量%、0.1 重量%、1 重量%、1 0 重量%、4 0 重量%、6 0 重量%、8 0 重量%と変化させた。

[0040]

また、使用したウィスカー 2 7 a は、熱 C V D 法にて作製した、図 4 に示すようなテトラポット形状の酸化亜鉛(Z n O)ウィスカー(ウィスカー 1 本の足の長さ:1 \sim 2 0 0 μ m、核部の足の太さ:0 . 0 1 \sim 1 0 μ m、典型的には 1 本の足の長さ:5 \sim 5 0 μ m、核部の足の太さ:0 . 0 5 \sim 5 μ m) である。なお、これは商品名「パナテトラ」として、松下アムテック株式会社から市販されているものである。

[0041]

図5に、誘電体層27におけるウィスカー27aの存在状態の一例を、模式的に、前面板22の部分拡大断面図として示す。

[0042]

そして、放電遅れ時間の評価結果を図6に示す。図6からわかるように、ウィスカー27 50

aの混入量が0重量%の場合での放電遅れ時間が2700nsであるのに対し、ウィスカー混入量を増加させるにしたがい、放電遅れ時間が短くなっていくことが確認できる。 【0043】

すなわち、これらのことから、誘電体層27にウィスカー27aを混入させることによって、放電遅れが抑制された、ちらつきの少ない良好な画像表示が可能なPDPを得ることができることがわかる。

[004.4]

しかしながら、ウィスカー 2 7 a の混入量を 6 0 重量 %以上とすると誘電体層 2 7 としての透過率が著しく低下してしまい、画像表示に支障をきたすこととなってしまうため、本発明の効果を十分に発揮できるウィスカー 2 7 a の混入量としては、 0 . 1 重量 %以上 6 0 重量 %以下が好ましい。

[0045]

また発明者らは、さらに本発明の効果を発揮する構成として、図7に示すように、誘電体層27の表面から放電空間35側に、保護層28を貫いてウィスカー27aの突起形状の少なくとも一部が出ている(突出、あるいは露出している等の状態)構成について検討を行った。この結果を図8に示す。これはウィスカー27aを1重量%混入させた場合に対し、ウィスカー27aが誘電体層27の表面から放電空間35側に、保護層28を貫いて突出している場合と突出していない場合とでの放電遅れ時間を比較したものである。図8から、ウィスカー27aが突出した構成によって放電遅れ時間がさらに短くなっていることが確認でき、放電空間35に向けて放出される電子の量が多くなった結果であると考えられる。

[0046]

ここで、意図的にウィスカー 2 7 a を放電空間 3 5 側に突出させる手法としては、ウィスカー 2 7 a の足が誘電体層 2 7 の厚さよりも長いものを使用することや、誘電体層 2 7 を多層構造とし、放電空間 3 5 側の最表層の誘電体層を形成する際にのみ、ウィスカー 2 7 a を混入して形成することで、誘電体層 2 7 の総厚を変えることなくウィスカー 2 7 a が突出する確率を高くする方法などが挙げられる。いずれの場合においても、突出量としては、保護層 2 8 の厚み以上とし、誘電体層 2 7 から突出すると共に、保護層 2 8 からも突出するように構成することが望ましい。

[0047]

なお、以上の説明においては、形状としてはテトラポット形状のものを例として挙げたが、特にこれに限るものではなく、針状や、ウィスカーが平面的に絡み合ったメッシュ状である場合でも、上述した効果を同様に得ることができることを確認している。但し、テトラポット形状であると、誘電体層27中での存在状態として、放電空間35に向かってウィスカーの突起形状が「立つ」確率が高くなるため好ましい。

[0048]

[0049]

【発明の効果】

以上説明したように本発明のプラズマディスプレイパネルによれば、誘電体層にウィスカーを混入した構成により、印加電圧に対する放電の発生の応答性が改善され、放電遅れが抑制された、良好な画像を表示することが可能なプラズマディスプレイパネル、およびそれを用いたプラズマディスプレイ装置を実現することができる。

【図面の簡単な説明】

【図1】本発明の一実施の形態によるプラズマディスプレイパネルの概略構成を示す断面 斜視図

【図2】本発明の一実施の形態によるプラズマディスプレイパネルを用いたプラズマディスプレイ装置の概略構成を示すブロック図

20

30

40

10


20

- 【図3】本発明の一実施の形態によるプラズマディスプレイパネルの駆動波形を示すタイムチャート
- 【図4】 ウィスカーの形状の一例を示す模式図
- 【図5】本発明の一実施の形態によるプラズマディスプレイパネルの、誘電体層における ウィスカーの存在状態の一例を示す前面板の部分拡大断面図
- 【図6】本発明の一実施の形態によるプラズマディスプレイパネルの、誘電体層中のウィスカーの混入量に対する放電遅れ時間の変化を示す図
- 【図7】本発明の他の実施の形態によるプラズマディスプレイパネルの、誘電体層におけるウィスカーの存在状態の一例を示す前面板の部分拡大断面図
- 【図8】誘電体層中のウィスカーの、突出による放電遅れ時間の変化を示す図
- 【図9】従来のプラズマディスプレイパネルの概略構成を示す断面斜視図


【符号の説明】

- 21 プラズマディスプレイパネル (PDP)
- 22 前面板
- 23 基板
- 24 走査電極
- 25 維持電極
- 26 表示電極
- 27 誘電体層
- 27a ウィスカー
- 28 保護層


【図1】




【図2】




【図3】



【図4】




【図5】




[図6]




【図7】



【図8】



【図9】



フロントページの続き

(72)発明者 真銅 勝利

大阪府門真市大字門真 1 0 0 6 番地 松下電器産業株式会社内 F ターム(参考) 5C040 FA01 FA04 GB03 GB14 GD02 GD07 JA02 JA07 KA03 KA04 KB03 KB19 KB22 KB28 LA12 LA13 LA18 MA17